芯東西4月2日消息，據AnandTech報(bào)道(dào)，美(měi)國芯片軟件設計(jì)工(gōng)具巨頭新思科技（Synopsys）推出了(le)業界首個全棧式人工(gōng)智能(néng)驅動的電子設計(jì)自(zì)動化（EDA）工(gōng)具套件Synopsys.ai，涵蓋了(le)芯片設計(jì)從(cóng)架構到(dào)設計(jì)和(hé)實現(xiàn)到(dào)制造的所有階段。
該套件有望從(cóng)根本上(shàng)縮短芯片開(kāi)發時(shí)間，并降低(dī)設計(jì)成本、提高(gāo)産量、增強芯片性能(néng)。這(zhè)套工(gōng)具将對(duì)在前沿節點（如5nm、3nm、2nm級等）制造的芯片組起到(dào)縮短開(kāi)發時(shí)間，保持甚至降低(dī)芯片開(kāi)發成本的作(zuò)用(yòng)。
一、芯片開(kāi)發成本超10億美(měi)元，軟件成本占40%
随着芯片設計(jì)的複雜(zá)性增加及工(gōng)藝技術的不斷叠代。其設計(jì)和(hé)制造成本上(shàng)升到(dào)前所未有的水(shuǐ)平。設計(jì)一顆複雜(zá)的7nm芯片成本約爲3億美(měi)元，其中包括約40%的軟件費用(yòng)。根據國際商業戰略（IBS）的估計(jì)，一顆5nm芯片包括軟件的設計(jì)成本超過5.4億美(měi)元。一個複雜(zá)的3nm GPU的開(kāi)發成本約爲15億美(měi)元，包括約40%的軟件費用(yòng)。
傳統的半導體設計(jì)方法存在的弊端也(yě)許是芯片開(kāi)發成本急劇(jù)上(shàng)升的原因之一。它需要數百名工(gōng)程師和(hé)數千台服務器在幾年内對(duì)架構、結構、邏輯和(hé)布局設計(jì)進行開(kāi)發和(hé)模拟。同時(shí)，每個設計(jì)階段對(duì)于芯片質量好(hǎo)壞都至關重要，但(dàn)這(zhè)些(xiē)任務在本質上(shàng)是反複的、耗時(shí)的。
由于這(zhè)個原因，随着芯片變得越來(lái)越複雜(zá)，半導體公司不能(néng)随意把有限的員工(gōng)中大(dà)批工(gōng)程師分配到(dào)某個任務中，故每次設計(jì)花(huā)費的時(shí)間也(yě)越來(lái)越長。
瀑布式方法幾乎排除了(le)後向流動，從(cóng)成千上(shàng)萬可能(néng)的布局設計(jì)中選擇一個，對(duì)架構設計(jì)幾乎沒有影響。因此，避免效率低(dī)下(xià)導緻成本高(gāo)于預期、性能(néng)低(dī)于預期、功耗高(gāo)于預期的唯一方法就是讓不同的設計(jì)團隊在各個階段更緊密地合作(zuò)。然而，随着設計(jì)周期的延長，這(zhè)變得更加困難。
5nm和(hé)3nm芯片的制造成本也(yě)明(míng)顯高(gāo)于上(shàng)一代芯片的成本。最新的制造工(gōng)藝需要廣泛使用(yòng)極紫外(wài)光刻技術和(hé)更昂貴的原材料（如光掩膜的膠粒、抗蝕劑等）。因此，對(duì)于芯片開(kāi)發商來(lái)說，實現(xiàn)接近完美(měi)的設計(jì)和(hé)更低(dī)的成本變得更加關鍵。
總體說來(lái)，半導體行業如今面臨着幾個挑戰，分别是縮短開(kāi)發時(shí)間，保持甚至降低(dī)芯片開(kāi)發成本，并确保可預測的制造成本。在該行業面臨高(gāo)技能(néng)工(gōng)程師不足的情況下(xià)，所有情況都要考慮到(dào)，這(zhè)就是Synopsys.ai EDA套件發揮作(zuò)用(yòng)的地方。
二、Synopsys軟件套件可用(yòng)于芯片設計(jì)全階段
Synopsys.ai全棧EDA套件由三個關鍵應用(yòng)組成：用(yòng)于芯片設計(jì)的DSO.ai；用(yòng)于功能(néng)驗證的Synopsys VSO.ai；用(yòng)于矽測試的TSO.ai。該套件旨在利用(yòng)CPU和(hé)GPU加速的機器學習和(hé)強化學習，加快(kuài)叠代耗時(shí)的芯片設計(jì)階段。
新思科技推出由AI驅動的DSO.ai已經有兩年時(shí)間了(le)，到(dào)目前爲止，已經使用(yòng)該EDA工(gōng)具完成了(le)100多項設計(jì)。
新思科技的軟件套件可用(yòng)于所有芯片設計(jì)階段，包括模拟、設計(jì)捕獲、IP驗證、物理(lǐ)實現(xiàn)、簽核、測試和(hé)制造。該公司希望用(yòng)人工(gōng)智能(néng)快(kuài)速跟蹤所有設計(jì)階段。
三、人工(gōng)智能(néng)最快(kuài)找到(dào)最優方案，幫助提高(gāo)微架構開(kāi)發能(néng)力
經驗豐富的工(gōng)程師通常會(huì)開(kāi)發微架構，這(zhè)個階段被許多人認爲是技術和(hé)藝術的交叉點。事(shì)實上(shàng)，微架構的開(kāi)發也(yě)相當快(kuài)。新思科技認爲這(zhè)個階段可以用(yòng)人工(gōng)智能(néng)來(lái)加速和(hé)改進，因爲機器與人不同，機器可以快(kuài)速估計(jì)最有效的架構參數和(hé)數據路徑。
新思科技電子設計(jì)自(zì)動化部（EDA）總經理(lǐ)Shankar Krishnamoorthy指出：“開(kāi)發芯片的整個過程是從(cóng)芯片的架構開(kāi)始的，要考慮很(hěn)多方面。緩存需要多大(dà)的空(kōng)間？計(jì)算(suàn)機和(hé)内存之間有什(shén)麽樣的接口？應該考慮什(shén)麽樣的内存配置，這(zhè)些(xiē)會(huì)産生很(hěn)多的選擇，一個架構專家會(huì)迅速探索這(zhè)些(xiē)選擇，然後彙聚到(dào)什(shén)麽是正确的參數來(lái)實現(xiàn)芯片設計(jì)。這(zhè)個過程可以通過人工(gōng)智能(néng)來(lái)快(kuài)速探索解決方案并産生一個更好(hǎo)的結果。”
在有經驗的架構師短缺的情況下(xià)，使用(yòng)人工(gōng)智能(néng)進行微架構探索可以提高(gāo)公司的微架構開(kāi)發能(néng)力。
Krishnamoorthy還說：“在已經有一個專家的情況下(xià)，人工(gōng)智能(néng)确實是一個好(hǎo)助手。現(xiàn)代人工(gōng)智能(néng)技術通過使用(yòng)獎勵和(hé)懲罰機制，在一個非常大(dà)的參數空(kōng)間中選擇更合适的架構。最終會(huì)呈現(xiàn)出幾個選擇方案（如功率和(hé)性能(néng)之間的權衡），架構師可以從(cóng)中挑選出最适合的工(gōng)作(zuò)負載選擇。”
四、加快(kuài)驗證IP過程，VSO.ai可提高(gāo)30%驗證生産率
功能(néng)和(hé)IP驗證是一個占用(yòng)大(dà)量時(shí)間的芯片設計(jì)步驟。芯片設計(jì)者需要單獨測試每個IP，并确保其功能(néng)正确，然後再将其集成，當多個IP組合在一起時(shí)，驗證的複雜(zá)性也(yě)會(huì)成倍增加。同時(shí)，每個單獨的IP實現(xiàn)高(gāo)水(shuǐ)平的測試覆蓋率是至關重要的。
現(xiàn)在，驗證IP的常用(yòng)方法是由設計(jì)者創建一個反映其驗證策略的測試基準，然後，在傳統模拟器的幫助下(xià)，使用(yòng)傳統的仿真技術對(duì)該測試基準進行仿真，如約束性随機仿真。更快(kuài)實現(xiàn)特定IP的高(gāo)目标覆蓋率是Synopsys VSO.ai可以解決的一個挑戰，這(zhè)也(yě)是Synapsys.ai的一部分。
新思科技的EDA小(xiǎo)組負責人稱：“通過将強化學習等技術深入到(dào)模拟引擎中，可以實現(xiàn)IP 99%的覆蓋率，同時(shí)可以在更短的時(shí)間内實現(xiàn)目标覆蓋率。Synopsys VSO.ai軟件既可以擴大(dà)目标覆蓋面，又可以加快(kuài)IP驗證過程。”
Takahiro Ikenobe是日本半導體芯片巨頭瑞薩科技共享研發核心IP部門(mén)的IP開(kāi)發總監，他(tā)說：“由于設計(jì)複雜(zá)性的上(shàng)升，芯片設計(jì)使用(yòng)傳統技術來(lái)滿足質量和(hé)上(shàng)市時(shí)間的限制正在變得困難。使用(yòng)Synopsys VSO.ai的人工(gōng)智能(néng)驅動驗證，我們在減少功能(néng)覆蓋孔方面取得了(le)高(gāo)達10倍的改進，IP驗證生産率也(yě)提高(gāo)了(le)30%，這(zhè)表明(míng)人工(gōng)智能(néng)有能(néng)力幫助我們應對(duì)日益複雜(zá)的設計(jì)帶來(lái)的挑戰。”
五、快(kuài)速完成布局和(hé)繞線，DSO.ai設計(jì)芯片數高(gāo)達170個
在現(xiàn)實世界中完成複雜(zá)的芯片設計(jì)是非常困難的。雖然EDA工(gōng)具負責芯片設計(jì)的流程，但(dàn)仍然需要熟練的人類工(gōng)程師完成芯片布局規劃、繞線，利用(yòng)他(tā)們的經驗來(lái)創造高(gāo)效的設計(jì)。
盡管有經驗的工(gōng)程師工(gōng)作(zuò)速度很(hěn)快(kuài)，但(dàn)他(tā)們的能(néng)力有限，無法在合理(lǐ)的時(shí)間範圍内快(kuài)速評估數以百計(jì)的設計(jì)方案，探索所有潛在的組合，并模拟數十甚至數百種不同的布局以确定最佳設計(jì)。通常他(tā)們會(huì)采用(yòng)最優的方法，但(dàn)這(zhè)些(xiē)方法對(duì)于在特定生産節點上(shàng)制造的特定芯片來(lái)說可能(néng)并不是最有效的方法。
DSO.ai等平台不需要模拟所有可能(néng)的芯片布局和(hé)繞線方式，而是利用(yòng)人工(gōng)智能(néng)來(lái)評估架構選擇、功率和(hé)性能(néng)目标等所有組合，然後模拟不同的布局，在短時(shí)間内找到(dào)符合預期性能(néng)、功率、面積和(hé)成本（PPA）組合的布局。
在模拟環節去模拟一個現(xiàn)實中的CPU、GPU是相當難完成的。傳統上(shàng)，芯片設計(jì)師使用(yòng)基于CPU或FPGA的大(dà)型機器來(lái)模拟未來(lái)的芯片。不過，新思科技爲這(zhè)些(xiē)工(gōng)作(zuò)負載應用(yòng)了(le)GPU加速，并獲得了(le)數倍的性能(néng)提升。
Krishnamoorthy說：“如果我們看(kàn)一下(xià)分立存儲器的設計(jì)，如DRAM或NAND閃存，這(zhè)些(xiē)都是非常大(dà)的電路，需要對(duì)電氣正确性、物理(lǐ)正确性進行模拟，還要考慮到(dào)壓力、IR下(xià)降所有其他(tā)類型的影響。這(zhè)些(xiē)非常大(dà)的離散存儲器結構的模拟是非常耗時(shí)的。這(zhè)是一個我們已經成功應用(yòng)GPU加速的領域，以加速模拟這(zhè)些(xiē)大(dà)型電路所需時(shí)間的數倍加速。”
新思科技發布的DSO.ai工(gōng)具可以用(yòng)來(lái)設計(jì)模拟電路，這(zhè)些(xiē)電路随着每個新節點而擴展設計(jì)。
“如果在不改變電路的前提下(xià)，采取PLL或任何其他(tā)類型的模拟電路，從(cóng)7nm遷移到(dào)5nm或5nm遷移到(dào)3nm，将電路從(cóng)一個節點遷移到(dào)另一個節點的過程，對(duì)于自(zì)動化和(hé)人工(gōng)智能(néng)的應用(yòng)來(lái)說是成熟的。因此，這(zhè)是我們應用(yòng)人工(gōng)智能(néng)加速這(zhè)一過程的另一個領域，并大(dà)大(dà)減少遷移模拟電路所需的努力和(hé)時(shí)間。”新思科技的高(gāo)管解釋說。
新思科技稱，類似的人工(gōng)智能(néng)能(néng)力可以簡化在不同代工(gōng)廠(chǎng)或工(gōng)藝節點之間轉移芯片設計(jì)的任務。然而，值得考慮的是，複雜(zá)的設計(jì)的功率、性能(néng)和(hé)面積特性（PPAc）是爲特定節點定制的。目前仍不确定人工(gōng)智能(néng)是否能(néng)有效地将這(zhè)樣的設計(jì)從(cóng)一個代工(gōng)廠(chǎng)遷移到(dào)另一個代工(gōng)廠(chǎng)，同時(shí)保留所有的關鍵特性。
新思科技提供DSO.ai平台已經有幾年的時(shí)間了(le)，到(dào)目前爲止，已有約170個使用(yòng)這(zhè)種EDA工(gōng)具設計(jì)的芯片已經完成。Krishnamoorthy說：“我們在一月份已完成了(le)100個芯片的設計(jì)，現(xiàn)在已經接近170個了(le)，在客戶群中采用(yòng)這(zhè)種基于人工(gōng)智能(néng)的物理(lǐ)設計(jì)的速度真的很(hěn)快(kuài)。”
六、TSO.ai幫助降低(dī)測試成本和(hé)時(shí)間，測試芯片模式減少超20%
芯片實現(xiàn)和(hé)生産後，芯片設計(jì)者需要驗證一切工(gōng)作(zuò)正常，這(zhè)個過程有點類似于IP驗證。芯片被插入測試器設備中，并運行特定的測試模式，以确認芯片是否正常運行。因此，測試一個SoC（片上(shàng)系統）或一個實際系統所需的模式數量是産品工(gōng)程部門(mén)主要關注的内容。
Synopsys TSO.ai工(gōng)具旨在幫助半導體公司生成正确的測試模式，将其必須運行的模式數量減少20%至30%，并加快(kuài)矽測試/驗證階段的速度，然後用(yòng)相同的測試序列來(lái)測試所有大(dà)規模生産的芯片，以确保其功能(néng)正常。測試階段的持續時(shí)間直接影響到(dào)成本，所以它特别關鍵，尤其是對(duì)于大(dà)批量的零件。
新思科技的高(gāo)管說：“我們已經展示了(le)人工(gōng)智能(néng)如何将測試芯片所需的模式總數大(dà)大(dà)減少，可以減少20%到(dào)30%的測試模式。可以直接轉化爲測試成本和(hé)測試人員的時(shí)間，這(zhè)對(duì)新思科技來(lái)說是一件大(dà)事(shì)。”
七、人工(gōng)智能(néng)設計(jì)芯片，可降低(dī)工(gōng)程成本和(hé)計(jì)算(suàn)成本
在芯片設計(jì)中使用(yòng)人工(gōng)智能(néng)可以加快(kuài)其上(shàng)市時(shí)間，并大(dà)大(dà)降低(dī)開(kāi)發和(hé)生産成本。新思科技稱，現(xiàn)在複雜(zá)芯片的硬件開(kāi)發成本達到(dào)3.25億美(měi)元（5nm）-9億美(měi)元（3nm），根據具體的設計(jì)，該公司正在尋找能(néng)降低(dī)30%-40%成本的方法。
新思科技稱，通常情況下(xià)，工(gōng)程成本約占芯片設計(jì)成本的60%，而計(jì)算(suàn)成本約占40%，人工(gōng)智能(néng)可以用(yòng)來(lái)降低(dī)這(zhè)兩種成本。
Krishnamoorthy稱，當一個成熟的公司設計(jì)新的芯片時(shí)，其中包括30%到(dào)40%的新IP和(hé)60%到(dào)70%的成熟IP。傳統上(shàng)，許多工(gōng)程師會(huì)将60%-70%的IP進行小(xiǎo)幅度修改後從(cóng)上(shàng)一個節點遷移到(dào)下(xià)一個節點。然而，這(zhè)是一種低(dī)效的資源利用(yòng)。通過利用(yòng)人工(gōng)智能(néng)将以前的學習成果應用(yòng)到(dào)下(xià)一代，完成這(zhè)些(xiē)增量塊所需的時(shí)間和(hé)資源可以大(dà)大(dà)減少，使人類工(gōng)程師加快(kuài)進程。
當涉及到(dào)新的IP時(shí)，工(gōng)程師确定架構和(hé)實施的最佳方式時(shí)可能(néng)具有挑戰性和(hé)不确定性，通常每個IP模塊至少需要一名工(gōng)程師。這(zhè)種方法會(huì)影響到(dào)項目所需的人數。然而，利用(yòng)人工(gōng)智能(néng)作(zuò)爲助手可以幫助工(gōng)程師快(kuài)速探索和(hé)學習新的設計(jì)和(hé)架構，以确定實施、驗證和(hé)測試的最佳策略。這(zhè)可以大(dà)大(dà)減少新IP模塊所需的投資。
更廣泛地部署DSO.ai、VSO.ai和(hé)TSO.ai可以通過實現(xiàn)EDA工(gōng)具的更智能(néng)運行來(lái)降低(dī)芯片設計(jì)計(jì)算(suàn)成本。與其依靠試錯法和(hé)随機模拟各種電路，這(zhè)些(xiē)公司不如利用(yòng)有針對(duì)性的人工(gōng)智能(néng)運行來(lái)實現(xiàn)類似的結果能(néng)減少計(jì)算(suàn)成本。
新思科技将芯片設計(jì)的一些(xiē)工(gōng)作(zuò)交給支持人工(gōng)智能(néng)的EDA工(gōng)具，這(zhè)可以大(dà)大(dà)降低(dī)工(gōng)程團隊的負擔，使他(tā)們騰出時(shí)間和(hé)精力來(lái)開(kāi)發新功能(néng)，增強産品的差異性，或設計(jì)更多的芯片。
該公司透露，頂級的芯片設計(jì)公司已經在使用(yòng)Synopsys.ai，盡管目前還不是所有的芯片都在人工(gōng)智能(néng)的協助下(xià)設計(jì)。Synapsys.ai軟件套件大(dà)多依靠CPU加速人工(gōng)智能(néng)，雖然像大(dà)型電路模拟這(zhè)樣的選擇可以使用(yòng)GPU加速，但(dàn)大(dà)部分工(gōng)作(zuò)負載都在英特爾CPU上(shàng)運行。
結語：新思科技研發新款EDA工(gōng)具，提升芯片設計(jì)效率降低(dī)成本
新思科技研發的Synopsys.ai可以覆蓋芯片設計(jì)的所有階段。
機器學習和(hé)強化學習可用(yòng)于如設計(jì)空(kōng)間探索、驗證覆蓋、回歸分析和(hé)測試程序生成等耗時(shí)和(hé)反複的設計(jì)階段，有望降低(dī)設計(jì)成本、降低(dī)生産成本、提高(gāo)産量、提升性能(néng)并縮短上(shàng)市時(shí)間。新思科技的這(zhè)套工(gōng)具對(duì)将在先進制程如5nm、3nm、2nm級以上(shàng)制造的芯片有很(hěn)大(dà)用(yòng)處。
網站(zhàn)建設開(kāi)發|APP設計(jì)開(kāi)發|小(xiǎo)程序建設開(kāi)發